PATENT ABSTRACTS OF JAPAN

E6160

(11)Publication number:

09-321184

(43)Date of publication of application: 12.12.1997

(51)Int.CI.

H01L 23/32 H01L 21/60 H05K 1/18

(21)Application number: 09-021372

(71)Applicant:

HOYA CORP

(22) Date of filing:

04.02.1997

(72)Inventor:

HATANAKA KUNIMICHI

MURATA SHINICHI

(30)Priority

Priority number: 08 74217


Priority date: 28.03.1996

Priority country: JP

(54) SEMICONDUCTOR CONNECTION BOARD, ITS MANUFACTURE AND BARE CHIP MOUNTING BOARD (57)Abstract:

PROBLEM TO BE SOLVED: To provide a low-cost semiconductor connection board whereby such a semiconductor device having a high wiring density as a semiconductor chip and a printed wiring board having a low wiring density can be

SOLUTION: In a photosensitive glass board 11, holes 11a-11d of the same number as bumps 21-24 of a bare chip 20 are bored. To the top surface of the photosensitive glass board 11, wirings 13a-13d are bonded by a bonding agent 12. In the case of the connection of the bare chip 20, the positions to connect the bumps 21-24 therewith and the holes 11a-11d are connected electrically by the wirings 13a-13d. Filling conductors provided by plating into the insides of the respective holes 11a-11d, bumps 14a-14d are formed at the ends of the respective conductors. With the wirings 13a-13d of the semiconductor connection board 10, the bumps 21-24 of the bare chip 20 are connected, and then, electrodes 31-34 of a printed wiring board 30 are connected with the bumps 14a-14d of the connection board 10.



LEGAL STATUS

[Date of request for examination]

03.10.1997

[Date of sending the examiner's decision of rejection]

29.06.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3004931

[Date of registration]

19.11.1999

[Number of appeal against examiner's decision of rejection] 11-12096

[Date of requesting appeal against examiner's decision of

rejection [Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

(10)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-321184


(43)公開日 平成9年(1997)12月12日

(51) Int.Ci.*	散別記号 庁内整			技術表示箇所
HO1L 23/32 21/60 HO5K 1/18	311	H01L H05K	23/32 D 21/60 3 1 1 S 1/18 J	
	*	審查請求	マ 未請求 請求項の数8 OL	(全 16 頁)
(21) 出願番号	特願平9-21372	(71)出順人	、000113263 ホーヤ株式会社	
(22)出願日	平成9年(1997)2月4日	(72)発明者	東京都新宿区中落合2丁目7番	番5号
(31) 優先権主張番号 (32) 優先日 (33) 優先權主張國	特顯平8-74217 平8(1996)3月28日 日本(JP)	(70) 700	東京都新宿区中落合2丁目7型 ヤ株式会社内	多5号 水一
CONTRACTOR DEPORT	HAT (J.I.)	(72)発明者	村田 晋一 東京都新宿区中落合2丁目7番 ヤ株式会社内	5号 ホー
		(74)代理人	弁理士 服部 毅巌	

(54) 【発明の名称】 半導体接続基板、半導体接続基板の製造方法、及びペアチップ搭載ポード

(57)【要約】

【課題】 半導体チップ等の高配線密度の半導体チップ と低配線密度のプリント配線板とを接続できる安価な半 導体接続基板を提供する。



【特許請求の範囲】

【請求項1】 半導体チップをプリント基板に接続する ための半導体接続基板において、

所定の位置に複数の孔が設けられた、感光性ガラスからなる基板と、

前記孔に埋められた導電性物質の上に形成されたバンプと、

前記バンプが形成された面と逆の面に設けられ、前記孔の間隔と異なる間隔で配置された複数の接続端子と前記 導電性物質とを電気的に接続する配線と、

を有することを特徴とする半導体接続基板。

【請求項2】 半導体チップをプリント基板に接続する ための半導体接続基板において、

感光性ガラスからなる基板と、

前記基板の端面に設けられた複数の端面接続端子と、

前記基板の一方の面の前記半導体チップの電極に応じた 位置に配置された複数の高密度端子と前記端面接続端子 とを電気的に接続する配線と、。

を有することを特徴とする半導体接続基板。

【請求項3】 半導体チップをプリント基板に接続する ための半導体接続基板において、

前記プリント基板の配線密度に応じた間隔で複数の孔が 設けられた、感光性ガラスからなる基板と、

前記基板の一方の面の前記半導体チップの電極に応じた 位置に配置された複数の高密度端子と前記孔の内壁とを 電気的に接続する配線と、

を有することを特徴とする半導体接続基板。

【請求項4】 複数の半導体チップを基板に接続するための半導体接続基板の製造方法において、

フォトリソグラフィにより、感光性ガラス基板の所定の 位置に前記感光性ガラス基板を貫通する複数の孔をあ け、

前記感光性ガラス基板の一方の面に導体膜を形成し、 メッキにより、前記孔の内部を埋め、さらに前記感光性 ガラス基板の面上に盛り上がるまで導体を成長させるこ とによりバンプを形成し、

前記導体膜をフォトリソグラフィで現像、及びエッチングをすることにより、前記孔の間隔と異なる間隔で配置された複数の接続端子と、前記バンプを形成する導体とを電気的に接続する配線を形成する、

ことを特徴とする半導体接続基板の製造方法。

【請求項5】 半導体チップをプリント基板に接続する ための半導体接続基板の製造方法において、

フォトリソグラフィにより、感光性ガラス基板の所定の 位置に、前記感光性ガラス基板を貫通する複数の孔をあ け、

スパッタリングにより、前記感光性ガラス基板の一方の 配線面と前記孔の内壁とに導体膜を形成し、

メッキにより前記導体膜を成長させ、

11.

グをすることにより、前記半導体チップの配線密度に応じた間隔で前記感光性ガラス基板の一方の面上に配置された複数の高密度端子と、前記孔の内壁とを電気的に接続する配線を形成する、

05 ことを特徴とする半導体接続基板の製造方法。

【請求項6】 前記孔をあける際には、前記感光性ガラス基板の外周に一列となる位置に前記孔をあけ、

前記配線を形成した後に、前記孔の位置に沿って前記感 光性ガラス基板を切断する、

10 ことを特徴とする請求項 5 記載の半導体接続基板の製造 方法。

【請求項7】 前記孔をあける際には、電極用として挿入すべきピンの径に合わせた大きさの前記孔をあけることを特徴とする請求項5記載の半導体接続基板の製造方

15 法。

【請求項8】 基板上に各種半導体部品が設けられたベアチップ搭載ボードにおいて、

所定の位置に複数の孔が設けられた、感光性ガラスからなる基板と、

20 前記孔に埋められた導電性物質と、

前記基板の両面において、前記導電性物質の上に接続端 子を形成する配線と、

所定の電極が前記接続端子に接続されることにより、前 記基板の両面に搭載された複数のペアチップと、

25 を有することを特徴とするベアチップ搭載ボード。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はベアチップ等の半導体チップをプリント基板に搭載するための半導体接続基 30 板、半導体接続基板の製造方法及びベアチップ搭載ボードに関し、特に高配線密度のチップを配線密度の低いプリント基板に搭載するための半導体接続基板、その半導体接続基板の製造方法及び高密度実装のベアチップ搭載ボードに関する。

35 [0002]

【従来の技術】シリコンウエハー上に形成された後ダイシングされた状態のLSIなどの半導体チップを電気的に機能させるためには、チップの電極をプリント配線板の配線に電気的に接続しなければならない。そこで、一

40 般的にはチップをリードフレームに接続するとともに封止し、チップが封止された筐体(以下、チップバッケージと呼ぶ)をプリント配線板に接続している。

【0003】このチップパッケージに要求される機能は チップの保護、チップープリント配線板間の電気的接続 45 の確立、熱放散である。ここで電気的接続を確立するに はチップレベルの微小配線を、プリント配線板に接続可 能な広い配線にしなければならない。つまり、電極のビ

ンのピッチを拡大し、配線密度の変換を行う必要があ

る。

ヤーボンディングによりチップのボンディングパッドとリードフレーム側の配線とを接続し、各配線を間隔の広いピンに接続することによりピンピッチを拡大するという技術が広く使用されている。ところが、近年はチップの高性能化にともなう I / O (Input/Output) の増加から、ボンディングパッド及びリードフレームのピン数が増加している。そのため、多量のボンディングパッドに対して1つ1つワイヤーをボンディング時間が長くなっては、パッド数に比例してボンディング時間が長くなってしまう。

Const

2. 日子子 ラー 中部開発

【0005】また、チップの多ピン化に伴いピンピッチも狭くせざるを得ない。そのため、リードフレームを短絡させずにプリント配線板に接続することが次第に難しくなってきている。以上のような理由から、ワイヤーボンディングに変わる方法が必要とされている。

【0006】そこで、最近ではチップ側のバッドにバンプを設け、そのバンプによって半導体接続用基板に実装するフリップチップ接続方式が提案されている。この方式によれば、各バンプの配線を同時に接続できるため、バッド数が増えることによる作業時間の増加は小さくなる。また、ワイヤーボンディング方式にくらべ単位面積当たりの接続端子を多くとることができ、かつボンディングバッドを任意の位置に配置できるため、多ピン化によりピンピッチが狭くなるという問題を緩和することができる。さらに、単位面積当たりの接続端子を多くとれることは、バッケージの小型化、高密度化にもつながる。

【0007】また、パッケージの形状により多ピン化に対応する技術として、BGA(ボールグリッドアレイ)等のように接続端子をアレイ状(格子状)に設けるものも実用化されつつある。接続端子をアレイ状にすることにより、限られたスペースを効率良く使用することができ、パッケージの小型化がさらに進められる。

[0008]

【発明が解決しようとする課題】ところで、半導体チップの小型化、高性能化の技術の進歩が著しいなかで、BGAのように端子をアレイ状に並べて接続するパッケージ方法が多ピン化への対応として開発されている。しかし、機器のさらなる軽薄短小化が求められるなかで、端子電極をアレイ状に並べるパッケージを実現するためにはこれまで以上に微細な配線をもつパッケージング基板材料が必要となる。

【0009】また、現状高密度配線されるチップのパッケージング基板材料としてはセラミックが一般的であるが、平坦性が低いことや階層配線の必要性から大型となり安価でなくなる等の課題がある。

【0010】一方、プリント配線板の配線を高密度化することにより、高配線密度のチップをプリント配線板に接続することも可能であるが、現実においては、1つの

を有するとは考えづらい。即ち、比較的ピンピッチの広い表面実装部品とピンピッチの狭い部品との混載が広く行われると考えられる。例えば、比較的低い配線密度のプリント配線板に1~2ヶの高性能(高配線密度)チップを接続したいとのニーズが生ずると考えられる。従って、ピンピッチの最も狭い部品に合わせたプリント配線板を使用することは、製造コストの面で実用的ではない。つまり、コストを抑えるには、プリント配線板を高密度にすることなく、高配線密度のチップを実装できなければならない。

【0011】なお、高配線密度のチップが実装可能な半導体接続基板が提供された場合には、その半導体接続基板を利用したベアチップ搭載ボードが作れる。このベアチップ搭載ボードは、複数のベアチップを搭載してマルチチップセジュール(MCM)とすることができるが、各ベアチップは電極端子の数が多いため、それらを接続するための配線の数も多くなる。この配線を基板表面に配置すると、配線の占有する面積が広くなってしまい、ベアチップ搭載ボードの十分な小型化が図れなくなる虞がある。しかも、ベアチップ搭載ボードの機能を高性能化するには、半導体チップやその他の電子部品の間の配線の距離が短いほどよい。すなわち、搭載されるチップや電子部品の配線を効率よく行う必要がある。

【0012】以上のように、ベアチップ等のパッケージ 技術として、チップの多ピン化へ対応し、かつ高配線密 度のプリント配線板へも、低配線密度のプリント配線板 へも接合可能な基板を安価に製造する方法が求められて いるとともに、複数のベアチップを搭載したボードの配 線を効率よく行うことも求められている。

30 【0013】本発明はこのような点に鑑みてなされたものであり、半導体チップ等の高配線密度の半導体チップと低配線密度のプリント配線板とを接続できる安価な半導体接続基板を提供することを目的とする。

【0014】また、本発明の他の目的は、半導体チップ 5 をパッケージングする際に、比較的少ない材料で、かつ 短い工程でピンピッチを拡大できる半導体接続基板の製 造方法を提供することである。

【0015】また、本発明の別の目的は、極めて短い距離でチップ間の配線が行われたベアチップ搭載ボードを40 提供することである。

[0016]

【課題を解決するための手段】本発明では上記課題を解決するために、半導体チップをプリント基板に接続するための半導体接続基板において、所定の位置に複数の孔が設けられた、感光性ガラスからなる基板と、前記孔に埋められた導電性物質の上に形成されたバンプと、前記バンプが形成された面と逆の面に設けられ、前記孔の間隔と異なる間隔で配置された複数の接続端子と前記導電性物質とを電気的に接続する配線と、を有することを特

【0017】このような構成の半導体接続基板は、基板として感光性ガラスを用いているため、表面の高い平滑性が得られ高密度配線が可能となるとともに、感光性であることからフォトリソグラフィにより微細な孔を高密度に開けることができる。従って、バンプを有する半導体チップをプリント配線板に接続する場合であれば、その半導体チップを半導体接続基板上に高密度に配置で設けられたバンプをプリント配線板の電極に接続することができる。これにより、高配線密度の半導体チップの配線と低配線密度のプリント配線板の配線とが電気的に接続される。

rai kundan Na

【0018】また、半導体チップをプリント基板に接続するための半導体接続基板の製造方法において、フォトリソグラフィにより、感光性ガラス基板の所定の位置に、前記感光性ガラス基板を貫通する複数の孔をあけ、前記感光性ガラス基板の一方の面に導体膜を形成し、メッキにより前記孔の内部を埋め、さらに前記感光性ガラス基板の面上に盛り上がるまで導体を成長させることによりバンプを形成し、前記導体膜をフォトリソグラフィで現像、及びエッチングをすることにより、前記孔の間隔と異なる間隔で配置された複数の接続端子と、前記バンプを形成する導体とを電気的に接続する配線を形成する、ことを特徴とする半導体接続基板の製造方法が提供される。

【0019】このような半導体接続基板の製造方法により、半導体チップ等の高配線密度の半導体チップと低配線密度のプリント配線板とを接続できる安価な半導体接続基板が製造できる。

【0020】また、基板上に各種半導体部品が設けられたベアチップ搭載ボードにおいて、所定の位置に複数の孔が設けられた、感光性ガラスからなる基板と、前記孔に埋められた導電性物質と、前記基板の両面において、前記導電性物質の上に接続端子を形成する配線と、所定の電極が前記接続端子に接続されることにより、前記基板の両面に搭載された複数のベアチップと、を有することを特徴とするベアチップ搭載ボードが提供される。

【0021】このようなベアチップ搭載ボードによれば、搭載された複数のベアチップの所定の電極同士が、基板の孔に設けられた導電性物質を介して電気的に接続される。その結果、チップ同士の配線が3次元的に行われるとともに、極めて短い距離で結線される。

[0022]

【発明の実施の形態】以下、本発明の実施の形態を図而に基づいて説明する。図1は本発明の半導体接続基板を示す図である。この半導体接続基板10は、ベアチップ20を図中上側に接続し、図中下側にプリント配線板30を接続するためのものである。

【0023】半導体接続基板10は、土台となる基板と

いる。感光性ガラス基板11には、ベアチップ20のバンプ21~24と同じ数の孔11a~11dがあけられている。この孔11a~11dは、感光性ガラス基板11を貫通している。各孔11a~11dの位置は、接続すべきプリント配線板30の電極31~34の位置と対応しており、十分に広い間隔をおいて設けられている。【0024】感光性ガラス基板11の上面には、配線バターンにエッチングされた配線13a~13dは、配線12により接着されている。配線13a~13dは、それぞれベアチップ20のバンプ21~24と1対1に対応している。そして、配線13a~13dは、ベアチップ20を接続する際にバンプ21~24が接続されるべき位置と孔11a~11dとの間を電気的に接続している。

15 【0025】各孔11a~11d内部は、メッキにより 設けられた導体によって埋められており、さらにその先 にバンプ14a~14dが形成されている。このような 半導体接続基板10であれば、図中の上側の面の配線1 3a~13dには、ベアチップ20のバンプ21~24

20 を接続し、図中の下側の面のバンプ14a~14dには、プリント配線板30の電極31~34を接続することができる。これにより、高密度配線のベアチップ20のバンプ21~24と、間隔の広いプリント配線板30側の電極と31~34を電気的に接続することができる。

【0026】次に、図1に示した半導体接続基板10の製造方法について説明する。図2は半導体接続基板10の製造工程を示す図である。なお、以下の説明において、バンプを設ける面を「表面」とし、配線を設ける面 を「裏面」とする。

[S1] 感光性ガラス基板11の裏面にピアホール用マスク41を設け、その上から感光性ガラス基板11を露光する。

【0027】感光性ガラス基板11には、 Li_2O-A 35 $l_2O_3-SiO_2$ (Au, Ce)系化学切削性感光性ガラスを用いる。また、感光性ガラス基板11の双方の面は、十分な平滑性を有している。そして、露光処理にはHg-Xeランプを使用し、そのランプによる光を20秒間照射する。次いで、現像処理を行う。

40 【S2】ステップS1による処理の結果、感光性ガラス基板11にピアホール11a~11dが形成される。このピアホール11a~11dは、感光性ガラス基板11を貫通する孔であり、接続すべきベアチップの電極の数と同じ数だけ設けられている。また、ピアホール11a ~11dの位置は、プリント配線板側の電極と合致させるべき位置である。従って、プリント配線板の配線密度と同程度の間隔で設けられている。

【S3】ピアホール11a~11dが形成された感光性ガラス基板11の裏面に、接着割12を徐右し連体膜1

 $\{S4\}$ メッキによりピアホール $\{S4\}$ 体を成長させるとともにバンプ $\{S4\}$ $\{$

【0028】メッキを行う際には、ビアホール11a~11dの内壁に接着剤の層を形成し、接着剤の層の上からメッキ処理を施すことにより、メッキされる金属の付着性を向上させることができる。そして、この際のメッキ処理を感光性ガラス基板11の表面よりも突出するように、メッキを十分成長させる。これにより、導体でビアホール11a~11dが閉塞されるとともに、その先にはバンプ14a~14dが形成される。

(S5) 導体膜13の上にフォトレジスト42を塗布し、配線パターン用マスク43で露光する。

(S6) フォトレジスト42を現像し、露光された部分を除去する。さらに、エッチングすることにより、フォトレジスト42a~42eに被覆されていない部分の導体膜13を除去する。

〔S7〕ステップS6の現像、エッチングの処理により 導体膜13がパターニングされ、配線 $13a\sim13e$ が 形成される。そして、必要に応じて配線 $13a\sim13e$ の表面をメッキし保護層(Ni/Au)を形成する。こ れらの配線 $13a\sim13e$ は、ベアチップのバンプと接 続するための電極と、プリント配線板に接続するための バンプ $14a\sim14$ dとを1対1で接続している。

【0029】以上のようにして製造された半導体接続基板10を用いて、ベアチップをプリント配線板に接続する。図3は本発明の半導体接続基板10を用いてベアチップを搭載したプリント配線板の第1の例を示す図である。ベアチップ20の電極用のパッドの上には、バンプ21~24が設けられている。バンプ21~24は、それぞれ半導体接続基板10の配線13a~13dに接続されている。一方、プリント配線板30の上面には、ベアチップの電極と電気的に接続するための電極31~34と半導体接続基板10のバンプ14a~14dとが接続されている。これにより、ベアチップ20のバンプ21~24とプリント配線板30の電極31~34とが電気的に接続される。

【0030】図4は本発明の半導体接続基板を用いてベアチップを搭載したプリント配線板の第2の例を示す図である。これは、ベアチップの電極用のパッドにバンプが形成されていない場合の例である。

【0031】この例に示す半導体接続基板50において、感光性ガラス基板51のピアホール51a~51dは、ベアチップ20aのパッドと合致すべき位置に設けられている。そして、そのピアホール51a~51d内を導体物質で埋めた上にパンプが形成されている。一方、接着剤52により貼りつけられた配線53a~53dは、ピアホール51a~51dの位置とプリント配線

すべき位置とを接続している。

【0032】そして、半導体接続基板50のバンプ54 a~54dとペアチップ20aの電極用のバッドとが接続され、逆側の配線53a~53dとプリント配線板30aの電極31a,32a,33a,34aとが接続されている。このようにして、電極用のバッドにバンプが設けられていないペアチップ20aを、プリント配線板30aに実装できる。

【0033】図5は本発明の半導体接続基板を用いてベ アチップを搭載したプリント配線板の第3の例を示す図 である。これは、プリント配線板にベアチップを複数接 続し、マルチチップモジュールとする場合の例である。 【0034】この例に示す半導体接続基板60の感光性 ガラス基板61には、2つのベアチップ20b, 20c 15 の電極数に対応したピアホール 6 1 a ~ 6 1 f が設けら れており、ピアホール61a~61f内を埋めた導体の 先端にバンプ64a~64fが形成されている。ビアホ 一ル61 a~61 fの位置はプリント配線板30 bの電 極316,326,336,346,356,366と 20 合致すべき位置である。感光性ガラス基板61に接着剤 62により貼りつけられた配線63a~63fは、ベア チップ200月の配線63a~63cと、ベアチップ2 0 c 用の配線63d~63fとに分かれている。ベアチ ップ20b用の配線63a~63cは、ベアチップ20 25 bのバンプ21b, 22b, 23bが合致すべき位置と ビアホール61a~61cの位置とを接続している。一 方、ベアチップ20c用の配線63d~63fは、ベア チップ20cのバンプ21c,22c,23cが合致す べき位置とピアホール61d~61fの位置とを接続し 30 ている。

【0035】このような半導体接続基板60の配線63 a~63cにはベアチップ20bのバンプ21b,22 b,23bが接続され、配線63d~63fには、ベア チップ20cのバンプ21c,22c,23cが接続さ れている。そして、半導体接続基板60に設けられたバ ンプ64a~64fは、プリント配線板30bの電極3 1b,32b,33b,34b,35b,36bに接続 されている。これにより、複数のベアチップ20b,2 0cがプリント配線板30bに搭載される。

- 40 【0036】図6は本発明の半導体接続基板を用いてベアチップを搭載したプリント配線板の第4の例を示す図である。これは、バンプの無い複数のベアチップ20d,20eをプリント配線板30cに搭載し、マルチチップモジュールとする場合の例である。
- 15 【0037】この例に示す半導体接続基板70の感光性ガラス基板71には、2つのベアチップ20d,20eの電極数に対応したビアホール71a~71fが設けられており、ビアホール71a~71f内を埋めた導体の先端にバンプ74a~74fが形成されている。ビアナー

の電極用のパッドの位置と合致すべき位置である。感光性ガラス基板 7 1 に接着剤 7 2 により貼りつけられた配線 7 3 a \sim 7 3 f は、プリント配線板 3 0 c の電極 3 1 c, 3 2 c, 3 3 c, 3 4 c, 3 5 c, 3 6 c と合致すべき位置とビアホール 7 1 a \sim 7 1 f の位置とを接続している。

【0038】このような半導体接続基板70の配線73 a~73fは、プリント配線板30cの電極31c、32c、33c、34c、35c、36cに接続されている。また、半導体接続基板70に設けられたバンプ74a~74cはベアチップ20dの電極用パッドに接続され、バンプ74d~74fはベアチップ20eの電極用パッドに接続されている。これにより、パッドにバンプが設けられていない複数のベアチップ20d,20eがプリント配線板30cに搭載される。

【0039】以上のように、本発明の半導体接続基板を用いてペアチップをプリント配線板に接続することにより、次のような効果が得られる。第1の効果は、チップの電極数が増加しても半導体チップの接続に要する時間が長くなることがなく、しかも半導体接続基板に使用される材料の種類が少なく、さらに感光性ガラス等の安価な材料を使用して、半導体チップ等の高配線密度の半導体チップと低配線密度のプリント配線板との接続が可能になることである。

【0040】第2の効果は、半導体接続基板とベアチップとを接続する場合にワイヤボンディングを行っていないため、ベアチップの電極用のバッドを小さくすることができることである。その結果、チップ面積を小さくすることが可能となる。

【0041】第3の効果は、パッドの配置を任意の場所 にできることである。その結果、チップの回路を設計す る際の制約事項が緩和され、設計の自由度が増す。第4 の効果は、ベアチップの電極用のバッドを小さくし、そ のパッドを任意の位置に配置することにより、単位面積 あたりの接続端子数を増やすことができることである。 【0042】第5の効果は、バンプ付きのチップでも、 バンプ無しのチップでも接続可能なことである。第6の 効果は、本発明の半導体接続基板の配線ピッチは、プリ ント配線板の配線ピッチにあわせて自由に決定できるこ とである。つまり、現状のプリント配線板の配線ピッチ は300~500ミクロンピッチ程度であるため、この ようなプリント配線板に接続する際には、同様の配線ピ ッチに配線を拡大することもできる。一方、高密度のプ リント配線板であれば、それに合わせた微細な配線ピッ チにすることもできる。

【0043】第7の効果は、基板の材料が有機樹脂のフィルムでないため適度な強度を有しているとともに、光の透過率が高いため光硬化性の接着剤が使用可能なことである。

体接続基板においても同様である。ところで、図2に示した方法では、感光性ガラス基板にピアホールを設けた後、導体膜を貼りつけているが、導体膜が形成ずみの感光性ガラス基板を用いて半導体接続基板を製造することもできる。以下に、その製造方法について説明する。

【0045】図7は導体膜が形成ずみの感光性ガラス基板を用いた場合の半導体接続基板の製造工程を示す図である。

〔S11〕表面が十分な平滑性を有しており、裏面に導体膜82が形成された感光性ガラス基板81の表面にビアホール用マスク44を設け、その上から感光性ガラス基板81を露光し、次いで現像処理を行う。

[S12] ステップS11による処理の結果、感光性ガラス基板81にピアホール81a~81cが形成され

15 る。このビアホール81a~81cは、感光性ガラス基板81を質通する孔であり、接続すべきベアチップの電極の数と同じ数だけ設けられる。また、ビアホール81a~81cの位置は、プリント配線板側の電極と合致させるべき位置である。なお、ビアホール81a~81cの裏面側は、導体膜82で覆われたままである。

[S13] メッキによりピアホール $81a\sim81c$ 内に 導体を成長させるとともにバンプ $83a\sim83c$ を形成 する。

(S14) 裏面にフォトレジスト45を塗布し、配線パ25 ターン用マスク46で露光する。次いで、フォトレジスト45を現像し、さらにエッチングすることにより、フォトレジスト45に被覆されていない部分の導体膜を除去する。

 【S15】ステップS14の現像、エッチングの処理に
30 より導体膜82がパターニングされ、配線82a~82 cが形成される。必要に応じて配線82a~82cの表面をメッキし保護層(Ni/Au)を形成する。

【0046】このようにして、導体膜が形成ずみの感光性ガラス基板から本発明の半導体接続基板を作成するこ 35 とができる。この方法によれば、図2に示した方法よりも工程を少なくすることができる。なお、この半導体接続基板を用いてベアチップをプリント配線板に搭載した際の形態は、図3~図6に示したものと同様である。

【0047】ここまで説明してきた半導体接続基板で 40 は、プリント配線板と接続するための端子は一方の面上 に設けられているが、基板の端面に接続端子を設けるこ ともできる。以下にその例を示す。

【0048】図8はプリント配線板との接続端子を基板端面に設けた半導体接続基板の製造工程を示す図である。

〔S21〕十分に薄い (1mm以下) 化学切削性感光性 ガラスの感光性ガラス基板 91に対し、フォトリソグラ フィを用いて、外周部に一列のピアホールを形成する。 具体的には、感光性ガラス基板 91の ト面にピアホール を露光し、次いで現像処理を行う。

十九 · 自 智能体

〔S22〕ステップS21による処理の結果、感光性ガラス基板91にピアホール91a、91bが形成される。このピアホール91a、91bは、感光性ガラス基板91を貫通する孔であり、接続すべきベアチップの電極の数と同じ数だけ、外周に沿って一列に設けられている。

(S23) ビアホール91a, 91bが形成された感光性ガラス基板91の裏面に、スパッタリングにより導体膜92を形成する。この導体膜92は、感光性ガラス基板91の裏面とビアホール91a, 91bの内壁とに形成される。

[S24] メッキにより導体膜92を成長させる。これにより、スパッタリングで形成された導体膜92の上に新たな導体膜93が形成され、十分な膜厚が得られる。 [S25] 形成された導体膜92、93を、リソグラフィにより現像、エッチングする。これにより、配線93a~93eが形成される。配線93a~93eの表面にはメッキを施し、保護層(Ni/Au)を形成する。

〔S26〕外周に整列して設けられているビアホール91a,91bに沿って、感光性ガラス基板91を切断する。これにより、ビアホール91a,91bが形成されていた部分が接続端子94a,94bとなる。

【0049】図9は接続端子を基板端面に有する半導体接続基板を示す図である。(A)は上面図である。この半導体接続基板90は、側面に沿って接続端子94が設けられている。各接続端子94は、配線93によってベアチップ搭載領域95のベアチップ用の接続端子と1対1で接続されている。

【0050】 (B) は (A) のX-X線断面図である。 感光性ガラス基板 91 の側面には接続端子 94c, 94dが設けられており、上面には配線 93f が設けられて いる。

【0051】図10は基板端面に設けられた接続端子の拡大図である。接続端子94は、感光性ガラス基板91の側面に設けられており、もとはピアホールの内壁を形成する面であったため、表面は円柱の内面の形状となっている。そして、配線93によりベアチップ用の接続端子と電気的に接続されている。

【0052】図11は端面に接続端子を有する半導体接続基板を用いてベアチップを搭載したプリント配線板の第1の例を示す図である。プリント配線板30dには、半導体接続基板90が配置された位置の周囲に接続端子31d,32dが設けられている。

【0053】半導体接続基板90の上面にはベアチップ20fが接続されている。一方、感光性ガラス基板91の端面に設けられた接続端子94e,94fは、はんだのような導電性接着材料48a,48bによりプリント配線板30d側の接続端子31d,32dに接続されて

基板 91 の上面に設けられた配線 93g, 93j により、ベアチップ 20f のバンプ 21f, 24f とそれぞれ接続されている。なお、ベアチップ 20f のバンプ 22f, 23f は配線 93h, 93i に接続されており、

05 この配線93h,93iは、感光性ガラス基板91の端面の図示されていない接続端子を介して、プリント配線板30d側の図示されていない接続端子に接続されている。

【0054】図12は端面に接続端子を有する半導体接 続基板を用いてベアチップを搭載したプリント配線板の 第2の例を示す図である。これは、半導体接続基板に複 数のベアチップを搭載した場合の例である。プリント配 線板30eは、半導体接続基板101が配置された位置 の周囲に接続端子31e,32eが設けられている。

15 【0055】半導体接続基板100の上面には2つのペアチップ20g,20hが接続されている。感光性ガラス基板101の端面に設けられた接続端子104a,104bは、はんだのような導電性接着材料48c,48dによりプリント配線板30e側の接続端子31e,3

20 2 e に接続されている。また、接続端子104a, 104bは、感光性ガラス基板101の上面に設けられた配線103a, 103fにより、各ベアチップ20g, 20hのバンプ21g, 23hに接続されている。なお、ベアチップ20g, 21hのバンプ22g, 23g, 2

25 1 h, 22 h は配線103b~103e に接続されており、この配線103b~103eは、感光性ガラス基板101の端面の図示されていない接続端子を介して、プリント配線板30e側の図示されていない接続端子に接続されている。

30 【0056】このようにして、接続端子を基板端面に設けた半導体接続基板を用いて、ベアチップをプリント配線板に搭載することができる。接続端子を基板端面に設けると、半導体接続基板を小型化することができるとともに、はんだの様な従来から確立された技術を用いて容35 易にプリント配線板上に実装することができる。

【0057】ここで、接続端子を基板端面に設けた半導体接続基板をプリント配線板に実装する場合には、接続端子の位置とプリント配線板側の端子の位置とを正確に一致させる(アライメントする)必要がある。そこで、

40 基板の材料に透明な感光性ガラスを使用することにより、アライメントを行い易くすることができる。

【0058】図13は透明な感光性ガラスを用いた半導体接続基板とプリント配線板とを接続する際の位置確認方向を示す図である。半導体接続基板200は、透明な 45 感光性ガラスが用いられており、上面にベアチップ20

5 総元性カラスが用いられており、上面にベアチップ20 nが接続されている。この半導体接続基板200をプリント配線板300に搭載する際には、半導体接続基板2 00の上方(図中、矢印で示す方向)から半導体接続基板200の位置を視認する。 を示す図である。(A)は半導体接続基板 200 を目的の位置に接近させる前の状態を示す図である。半導体接続基板 200 の端面には接続端子 $211 \sim 214$ が設けられており、各接続端子 $211 \sim 214$ は配線 $221 \sim 224$ によってベアチップの端子と電気的に接続されている。プリント配線板側には、ベアチップと接続するための配線 $301 \sim 304$ が設けられている。そして、この例では、接続端子 $211 \sim 214$ をそれぞれ配線 $301 \sim 304$ に接続するものとする。

【0060】(B) は半導体接続基板200を目的の位置に接近させた状態を示す図である。半導体接続基板200は透明な感光性ガラス基板で作られているため、配線221~224が設けられている領域以外は、下のプリント配線板を透かし見ることができる。従って、プリント配線板上に形成された配線301~304も十分視認することができ、容易にアライメントすることができる。

【0061】一方、さらに正確なアライメントを必要とする場合や、コンピュータを用いた画像解析によってアライメントを行う場合には、位置合わせのマーク(以下、アライメントマークと呼ぶ)を用意しておくことが便利である。

【0062】図15はアライメントマークを設けた場合のアライメント状況を示す図である。(A)は半導体接続基板400を目的の位置に接近させる前の状態を示す図である。半導体接続基板400の端面には接続端子411~414が設けられており、各接続端子411~414は配線421~424によってベアチップの端子と電気的に接続されている。さらに、半導体接続基板400角には、位置合わせ用の十字型のマーク401が設けられている。プリント配線板側には、ベアチップと接続するための配線511~514が設けられている。そして、この例では、接続端子411~414をそれぞれ配線511~514に接続するものとする。

【0063】(B)は半導体接続基板400を目的の位置に接近させた状態を示す図である。アライメントをする際には、半導体接続基板400側のマーク401の十字の形状が、プリント配線板側のマーク501の正方形の間に一致するように調整する。半導体接続基板400が透明であるため、プリント配線板上に半導体接続基板400を重ねた状態でも双方のマークを401,501を視認するこができる。従って、半導体接続基板400を正確な位置に配置できる。

【0064】ところで、最近の多くのチップバッケージでは、ピングリッド形態が取られている。そこで、プリント配線板と接続するための半導体接続基板側の接続端子をピングリッド形態にする場合について次に脱明す

【0065】図16はプリント配線板との接続端子をピングリッド形態にする半導体接続基板の製造工程を示す図である。

[\$31]十分に薄い(1mm以下)化学切削性感光性 がラスの感光性ガラス基板111に対し、フォトリソグラフィを用いて、外周部に一列のビアホールを形成する。具体的には、感光性ガラス基板111の上面にビアホール用マスク49を設け、その上から感光性ガラス基板111を露光する。次いで、現像処理を行う。

10 【S32】ステップS31による処理の結果、感光性ガラス基板111にピアホール111a, 111bが形成される。このピアホール111a, 111bは、感光性ガラス基板111を質通する孔であり、接続すべきベアチップの電極の数と同じ数だけ、外周に沿って一列に設けられている。

(S33) ビアホール111a, 111bが形成された 感光性ガラス基板111の裏面(図中上面)に、スパッ タリングにより導体膜112を形成する。この導体膜1 12は、感光性ガラス基板111の裏面とビアホール1 20 11a, 111bの内壁とに形成される。

[\$34]メッキにより導体膜112を成長させる。これにより、スパッタリングで形成された導体膜112の上に新たな導体膜113が形成され、十分な膜厚が得られる。

25 【S35】形成された導体膜112,113を、リソグラフィにより現像、エッチングする。これにより、配線113a~113eが形成される。この配線113a~113eは、ベアチップの電極に接続すべき接続端子と外周部のピアホール内壁の導体膜とを1対1に接続して30 いる。従って、各ピアホール111a,111bに導電性のピンを貫通させることにより、プリント配線板との接続端子を有する半導体接続基板を得ることができる。ここで、この半導体接続基板にベアチップを接続しピンを貫通させる形態としては、導電性のピンを貫通させる形態としては、導電性のピンを貫通させる方向や、ベアチップの接続方向によって複数の形態が考えられる。

【0066】図17はピン突出側と反対側にベアチップを接続する場合の例を示す図である。

[S41] 半導体接続基板110の配線113a~11403eが形成された面と逆の面に、絶縁性接着材料115を用いて、基板補強材114を接着する。この基板補強材114には、ピアホール111a,111bと重なる位置に孔114a,114bをあけ、ピアホール111a,111bの位置で貫通する孔を確保する。

45 [S42] ピアホール111a, 111bに対して、半 導体接続基板110の配線113a~113eが設けら れた面から配線用ピン116, 117を挿入する。

[S43] 配線 $113a\sim113e$ が設けられた面にベアチップ20iを接続すし、そのベアチップ20iと形

する。これにより、ピングリッド形態の接続端子を有するチップパッケージとなる。

【0067】また、図17のステップS43の工程において、ベアチップ20i上部に蓋を設けてもよい。図18は蓋によりベアチップを封止した場合の例を示す図である。この例は、図17のステップS41、ステップS42の工程の後に、ベアチップ20iを接続し、その上に蓋119を被せ、絶縁性接着剤118aで固定している。

【0068】次に、上記の例とは逆の方向から配線用ピンを挿入する場合について説明する。図19はピン突出側と同じ面にベアチップを接続する場合の例を示す図である。

[S51] 半導体接続基板110の配線113a~113eが形成された面と逆の面に、絶縁性接着剤122を用いて、基板補強材121を接着する。この基板補強材121には、ピアホール111a, 111bと重なる位置に孔121a, 121bをあけ、ピアホール111a, 111bの位置で貫通する孔を確保する。

(S52) ピアホール111a, 111bに対して、基板補強材121が設けられた方向から配線用ピン123, 124を挿入する。

〔S53〕基板補強材121の上に、ピンを押さえるための蓋126を絶縁性接着剤125によって接着する。

(S54) 配線113a~113eが設けられた面にベアチップ20jを接続する。これにより、配線用ピンの突起方向と同じ方向にベアチップが装着される。

【0069】このように、配線用ピンは半導体接続用基板のどちらの面から挿入してもよい。そこで、2つの半導体接続用基板を重ね合わせることにより、双方の面にベアチップを接続し、マルチチップ構成とすることも可能である。

【0070】図20は半導体接続用基板を重ね合わせてマルチチップ構成とした場合の例を示す図である。この例では、2つの半導体接続用基板130,140が使用されている。これらの半導体接続基板130,140は、それぞれ感光性ガラス131,141の上に導体膜132,142が成膜され、その上にさらに導体膜133,143が形成されている。これらの導体膜はリソグラフィによって現像、エッチングされることにより、配線を形成している。

【0071】2つの半導体接続用基板130,140は、双方の配線が設けられた面の逆側の面同士が、絶縁基板151を挟んで接着されている。それぞれの配線には、ベアチップ20k,20mが接続されている。

【0072】そして、半導体接続用基板130の方向から配線用ピン152,153が挿入されている。この配線用ピン152,153とベアチップ20kとの周囲は、絶縁性接着剤154で固められている。同様にベア

いる。

【0073】このように、2枚の半導体接続用基板を貼り合わせることにより、マルチチップ構成のチップパッケージのサイズを小さくすることができる。なお、図2000の例では、配線用ピン152,153が設けられた位置でのみ両面の配線が接続されているが、それ以外の位置にも配線用の孔を設ければ、両面のチップの電極同士を最短距離で接続することができる。そのような構成にすれば、各種チップが非常に高密度に実装されたベアチップ搭載ボードが得られる。このベアチップ搭載ボードの例を、以下に示す。

【0074】図21は、高密度実装のベアチップ搭載ボードを示す図である。(A)は上面図であり、(B)は(A)のY-Y断面図である。このベアチップ搭載ボー

15 ド160では、感光性ガラス基板161の両面に、リソグラフィにより配線162a, 162bが形成されている。また、感光性ガラス基板161には、両面の配線162a, 162bを電気的に接続するための多数の孔

(ピアホール) 161aがあけられている。この孔16 20 1aは、主に両面の電極端子の位置を直線的に結ぶ位置 に設けられている。孔161aの内部は、導電性物質で 埋められている。この導電性物質と両面の配線162 a, 162bとが接続されることにより、両面の配線配 線162a, 162bが互いに電気的に接続される。

25 【0075】そして、感光性ガラス基板161の両面に、CPUチップ163、メモリチップ164等のベアチップと、チップコンデンサ165等の電子部品とが搭載されている。CPUチップ163や一部のメモリチップ164a、164bは表面に搭載されており、他のメモリチップ164c~164fとチップコンデンサ165a~165dは裏面に搭載されている。これらのベアチップと電子部品との所定の電極は、感光性ガラス基板161の孔の上の電極端子に接続されている。

【0076】これにより、表面に搭載されたチップの電 を裏面に搭載されたチップの電極とを最短距離で接続することができる。感光性ガラス基板161の厚さは、0.7~1.0mm程度であるため、配線の長さも同程度である。しかも、チップ間配線が1つの平面上に限られるという制限枠を取り去り、平面方向の配線と垂直方向の配線とを組み合わせることができる。そのため、ベアチップ搭載ボードの小型化をさらに進めることができるとともに、配線抵抗が少なくなり高周波の動作クロックにも対応することができる。

【0077】また、図のように両面実装をすることにより、ペアチップの電源用の端子とグランド用の端子との間に設けるベきコンデンサを、そのチップの裏側に接続することができる。そのため、配線バターンを設計する際に、コンデンサを搭載すべき場所を容易に確保できる。このコンデンサは、半漢休子、プロス半カされるほ

サを確実に搭載していれば、マルチチップモジュール全体としての動作の安定性が向上する。しかも、コンデンサ自身は非常に小型であるため、コンデンサを多数搭載してもベアチップ搭載ボードが大型化することはない。 【0078】なお、図21のようなベアチップ搭載ボードは、それ単体で1つのコンピュータシステムを構成できるが、このベアチップ搭載ボードをプリント配線板に実装する必要がある場合には、図20に示したような配線用のピンを設けておけばよい。

[0079]

【発明の効果】以上説明したように本発明の半導体接続基板は、高い表面平滑性を有し、且つ安価な感光性ガラスを基板の材料としているため、半導体チップ等の高配線密度の半導体チップと低配線密度のプリント配線板とを接続するための半導体接続基板を安価にすることができる。

【0080】さらにリードフレーム等の空間配線がないためノイズが軽減される等電気的にも優れており、チップ接続に要する時間がそれほど長くならないため電極数の多いチップをプリント配線板に搭載する際の作業時間を短縮できる。

【0081】また、本発明の半導体接続基板の製造方法では、感光性ガラスを基板として半導体接続基板を製造するため安価な材料で製造できるとともに、チップの電極数増加に対しても極端に製造コストをアップせずに半導体接続基板を製造することが可能である。

【0082】また、本発明のベアチップ搭載ボードでは、感光性ガラスからなる基板の両面にベアチップを搭載し、基板に設けられた孔を介して配線を行うようにしたため、複数のベアチップ同士の配線が3次元的に行われるとともに、基板の両面に搭載されたチップ同士が極めて短い距離で結線される。従って、ベアチップ搭載ボードの小型化が図れると同時に、配線抵抗の低下により高周波の動作が可能となる。

【図面の簡単な説明】

【図1】図1は本発明の半導体接続基板を示す図である。

【図2】半導体接続基板の製造工程を示す図である。

【図3】本発明の半導体接続基板を用いてベアチップを 搭載したプリント配線板の第1の例を示す図である。

【図4】本発明の半導体接続基板を用いてベアチップを 搭載したプリント配線板の第2の例を示す図である。

【図 5】本発明の半導体接続基板を用いてベアチップを搭載したプリント配線板の第3の例を示す図である。

【図6】本発明の半導体接続基板を用いてベアチップを 搭載したプリント配線板の第4の例を示す図である。

【図7】 導体膜が形成ずみの感光性ガラス基板を用いた 場合の半導体接続基板の製造工程を示す図である。 【図8】プリント配線板との接続端子を基板端面に設けた半導体接続基板の製造工程を示す図である。

【図9】接続端子を基板端面に有する半導体接続基板の 具体例を示す図である。(A)は上面図であり、(B) 05 は(A)のX-X線断面図である。

【図10】 基板端面に設けられた接続端子の拡大図である。

【図11】端面に接続端子を有する半導体接続基板を用いてベアチップを搭載したプリント配線板の第1の例を 10 示す図である。

【図12】端面に接続端子を有する半導体接続基板を用いてベアチップを搭載したプリント配線板の第2の例を示す図である。

【図13】透明な感光性ガラスを用いた半導体接続基板 15 とプリント配線板とを接続する際の位置確認方向を示す 図である。

【図14】アライメント時に視認される光景を示す図である。(A)は半導体接続基板を目的の位置に接近させる前の状態を示す図であり、(B)は半導体接続基板を 20 目的の位置に接近させた状態を示す図である。

【図15】アライメントマークを設けた場合のアライメント状況を示す図である。(A)は半導体接続基板を目的の位置に接近させる前の状態を示す図であり、(B)は半導体接続基板を目的の位置に接近させた状態を示す 図である。

【図16】プリント配線板との接続端子をピングリッド 形態にする半導体接続基板の製造工程を示す図である。

【図17】ピン突出側と反対側にベアチャプを接続する場合の例を示す図である。

30 【図18】蓋によりベアチップを封止した場合の例を示す図である。


【図19】ピン突出側と同じ面にベアチップを接続する 場合の例を示す図である。

【図20】半導体接続用基板を重ね合わせてマルチチッ 35 プ構成とした場合の例を示す図である。


【図21】高密度実装を可能にしたベアチップ搭載ボードを示す図である。(A)は上面図であり、(B)は(A)のY-Y断面図である。

【符号の説明】


- 40 10 半導体接続基板
 - 11 感光性ガラス基板
 - 12 接着剤
 - 13a~13d 配線
 - 14a~14d バンプ
- 45 20 ベアチップ
 - 21~24 バンプ
 - 30 プリント配線板
 - 31~34 電極




[図3]




[図5]




【図6】



[図8]




[図9]





(B)

[図11]





[図12]













[図18]



[図19]



[図20]

[图21]

